A Component Model for Synchronous VLSI System Design

Architecturesparalì eles, bases de données, réseaux et systèmes distribués Abstract: We present a model for a library of synchronous VLSI components, which describes both their function and their timing diagrams, without describing the internal implementation of the circuit. Our model is based on Synchronous Data Flow, with extentions to model VLSI circuits, and to verify that a system designed with VLSI components from our library is properly synchronized. Initialization and termination conditions are explicitly checked. Un mod ele de composant pour la conception des syst emes VLSI synchrones R esum e : Nous pr esentons un mod ele de biblioth eque de composants VLSI synchrones p eriodiques qui pr ecise a la fois le fonctionnement et l'aspect temporel des composants, sans d etailler la r ealisation interne. Ceci permet de s'assurer qu'un sch ema dessin e a l'aide de ces composants est bien synchronis e. Les conditions d'initialisation et de terminaison sont aussi consid er ees. Nous introduisons une bo^ tea -outils logicielle pour pr eciser les horloges, puis nous les appliquons a l'elaboration des mod eles RTL a partir des mod eles comportementals.